5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

RISC型CPUについて

1 :008.espresso:02/04/18 03:11
タイトル嘘!バーか、それろり
バナー作ってやるからあプロだおしえれ!

2 :名無しさん@お腹いっぱい。:02/04/18 03:18
こっちでやれ。
http://pc.2ch.net/test/read.cgi/unix/998764242/

3 :008.espresso:02/04/18 03:29
>>2
わかった、今からRISC MPUについて語る
削除依頼出さないで ゚・(ノД`)・゚・。


4 :008.espresso:02/04/18 04:44
      ||,...
        /;;;(*。;-。)>>2
         /.:;∪∨∨
         (/┃J
          ┃
  @  
∧_∧ ┃   / ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄
   ( ・∀・)┃ < age
   (     ⊃   \_______________
   │ │ │ ┃
   (__)_)
NetBSD hitati SH4/DC(小さいし動かん,配布が中止されとるみたい)
http://www.dcemulation.com/soft-netbsd.htm
Linux SH4/DC 10MB ver と 200MB がある
メモリのマウントでvi,gccがつかえる
http://www.m17n.org/linux-sh/index.ja.html

5 :008.espresso:02/04/18 04:53
ずれためんご
sh4 for win コンパイラ 赤帽マンセー!!
* http://sources.redhat.com/ecos/tools/win-sh-elf.html
んじゃ!!

6 :名無しさん@お腹いっぱい。:02/04/18 05:31
SH4がRISCなのかと小一時間略

7 :008.espresso:02/04/18 07:09
取説にそうかいてあるからそれでいいのだ
http://www.hitachisemiconductor.com/sic/jsp/japan/jpn/PRODUCTS/MPUMCU/32BIT/

8 :名無しさん@お腹いっぱい。:02/04/18 11:22
インテル造語、CRISCはどこいった?

9 :名無しさん@お腹いっぱい。:02/04/18 14:25
>>1-3
ワラタ


10 :続きはこちらで:02/04/18 20:03
http://pc.2ch.net/test/read.cgi/unix/998764242/

11 :名無しさん@お腹いっぱい。:02/04/18 20:06
いまどきCISC RISCもねーだろ


12 :名無しさん@お腹いっぱい。:02/04/19 05:24
UNIX番キタ━━━━━━(゚∀゚)━━━━━━━!!!!
12キタ━━━( ´∀`)・ω・) ゚Д゚)・∀・) ̄ー ̄)´_ゝ`)━━━!!!!
OOPキタキタキタキタ━━━(゚∀゚≡(゚∀゚≡゚∀゚)≡゚∀゚)━━━━!!!!!!!!!!
日下部ーキタ─wwヘ√レvv~(゚∀゚)─wwヘ√レvv~─!!!
糞擦れキタ━━━( ´∀`)・ω・) ゚Д゚)・∀・) ̄ー ̄)´_ゝ`)━━━!!!!
身らのキタ━━━(゚∀゚)━( ゚∀)━(  ゚)━(  )━(  )━(゚  )━(∀゚ )━(゚∀゚)━━━!!!!!
大陸帰化━━━< `Д´>━< `Д>━< `>━<   >━( ` )>━(∀`)>━<(´∀` )>━━━!!!!!
飛行機キタ━ε(゚∀゚)з━(ε゚∀)━(ε゚)━ε(  )з━(゚ з)━(∀゚ з)━ε(゚∀゚)з━!!!!!
iso9660キ.…(-_-)キ(_- )キ!(-  )キッ!(   )キタ(.  ゚)キタ!( ゚∀)キタ!!( ゚∀゚ )キタ━━━
         。   。
         \ /
dat落ちキタ━---------( ∀ )━━━━━━!!!!

13 :Vacker:02/05/02 10:18
なぁ、Pentium4のハイパースレッドの話だが、一つのマイクロプロセッサで
2つのスレッドが動くとか、Pentium4には出荷時に回路が入ってて・・とか、
1CPUなのに2CPUだとか言う話になってるけど、なんかチョット違うよな・・・
って思てた奴いる?

14 :名無しさん@お腹いっぱい。:02/05/02 13:20
>>13 烈しく同意
いったいに何に使うんじゃ?メモリ空間をファンクションコードレジスタ
見たいなんで沸けるんか?


15 :名無しさん@お腹いっぱい。:02/05/02 22:46
>>14
意味不明
スレッドレベルならアドレス空間をわけんでもいいだろ
ファンクションコードレジスタでどうやってわけるんだ


16 :Vacker:02/05/03 00:48
いや、元々ハイパースレッドっていうのはスーパースカラのパイプラインを
ブン回すための一つの方法だよな。Crusorはそれを動的Compilerで
行おうとして、Intelはハイパースレッドで行おうというわけでしょ?

17 :名無しさん@お腹いっぱい。:02/05/03 10:27
68kのころに似たようなのがあったな。FCレジスタで
メモリを分割してプロテクションするっての。オーバ/アンダ風呂攻撃には絶大だわな。
でハイパースレッドってさー、一つのCPUで同時に2つ以上のOSが回せるって
ほんま?

18 :名無しさん@お腹いっぱい。:02/05/07 04:25
もう、RISCもCISCもない。適材適所。

議論自体がもう意味がなくなった存在。むしろ、やりたいこと
できんの?って研究者の方に怒られました。


19 :名無しさん@お腹いっぱい。:02/05/07 05:31
んー。アセンブリやコンパイラ技術レベルでは区別の意味おおありだと思うけどね。

とりあえずGCCはi386以外、特にRISC系archではまだまだへぼい。

20 :名無しさん@お腹いっぱい。:02/05/08 02:30
>>19
> とりあえずGCCはi386以外、特にRISC系archではまだまだへぼい。

それは RISC/CISC 関係あるの?

21 :Seisei_Yamaguchi:02/05/28 23:20
>>17 バスって1本 ?


22 :1:02/08/15 10:54
保守

23 :名無しさん@お腹いっぱい:02/08/15 11:16
P4のハイパースレッドは、ALUを時分割(というか交互?)して使って
トランジスタ当たりのCPI (clock per instruction)を向上させるのだと
理解している。この方式は遠くはAppoloのPRISMアーキテクチャで実装
されていたと思う。
P4の場合にはスレッドというよりはALUが共用されたCPUが物理的に2個あ
るように見えるので、本当に2CPUのマルチプロセッサとして動作する(
と理解している)。間違っていたら乞指摘。

24 :名無しさん@お腹いっぱい。:02/08/15 11:23
CとIが逆とちゃうの?

25 :名無しさん@お腹いっぱい。:02/08/15 14:40
>>24
検索しる。若者よ。

26 :名無しさん@お腹いっぱい。:02/08/15 15:13
>>25 した。
逆数なんだから同じものだし、「向上」っていうと数字が増えた方がピンとくるなあ、と思った次第で。
計算機科学的にはCPIの方が由緒正しい用語っぽいですか?


27 :25:02/08/15 15:22
>>26
単に1を境に主流が入れ替わっただけと感じてる。
昔の世界ではIPC 0.25よりCPI 4の方が直感的だったわけで。

28 :24=26:02/08/15 15:37
>>27 なるほど!
歴史を肌で感じていないと出てこないお言葉です。
自分が若者だということがわかりました。ヽ(´▽`)ノ

29 :23:02/08/15 22:06
ご指摘のとおり、 CPIを低減させる という表現のほうが正しいですね。
CPIは少ないほど良いです。すみません。 (RISCのCPI戦争は10年昔の
話だから、ボケちゃったよ)


30 :しろうと:02/08/16 01:07
お前ら何しゃべってんのかわかんねーけど、
なんかカコイイぞ!!

31 :名無しさん@お腹いっぱい。:02/08/16 07:27
>>30
お勧めできない。

32 :名無しさん@お腹いっぱい。:02/08/16 11:36
RISC型CPUは、リスクを伴なう。


33 :名無しさん@お腹いっぱい。:02/08/16 12:40
                        丶 l /
     こんなのイヤ〜っ!!       >>32
.                        // l ヽ
                         /  l  )
                       /  ノ
                     W∠  /
              _ -‐-、  (⌒) く
          __ - ~  -‐- ヽ/ /
     ,. -‐ ~     丿ノハ )) /
    ( ( ( /  | | (>)(<)|/
      (   __(⌒)゙、⊂つ/ヾ、
      /`|\ /ヽ、| ヾヽヾ )ノ
      ~「 /\__|   )ノ
         |/ /  /


34 :名無しさん@お腹いっぱい。:02/08/16 13:26
RISCの敗因、CISCの勝因
http://www.atmarkit.co.jp/fsys/zunouhoudan/027zunou/end_of_risc.html

35 :名無しさん@お腹いっぱい。:02/08/16 14:47
いとしの林檎ちゃんを射止めるのは、RISC、CISCどっちかな?

36 :名無しさん@お腹いっぱい。:02/08/16 19:04
>34
x86 は内部は RISC みたいなもんでしょ?

37 :名無しさん@お腹いっぱい。:02/08/16 19:50
これからはなんでもありのMISCの時代です。

38 :Be名無しさん:02/08/27 08:15
>>13
ハイパースレッド≠ダイ内マルチプロセッサ
でOK?

39 :New Tech. SITE ◆NtVkSITE :02/08/27 08:26
>>32,>>36
ワロタ。

40 :名無しさん@お腹いっぱい。:02/08/27 18:24
お好みのCPUは何?


41 :New Tech. SITE ◆NtVkSITE :02/08/27 21:59
>>40
漏れは PowerPC ダイチュッキ♪

42 :名無しさん@お腹いっぱい。:02/08/31 02:33
>>38
ダイ内TSSと考えた方がよい

>>40
68030

43 :New Tech. SITE ◆NtVkSITE :02/08/31 21:55
間違えた。
ワラタのは >>36 じゃなくて >>37 ですた・・・。

44 :名無しさん@お腹いっぱい。:02/08/31 22:39
>>40
RISCじゃ無いけど、H8。
なぜか目の前に転がってるので、遊んでます。



45 :名無しさん:02/09/01 23:47
>>34
「x86, RISCの勝因、(x86以外の)CISCの敗因」だな。
特に鋭いことは言ってない。

46 :名無しさん@お腹いっぱい。:02/11/16 10:08
テスト

47 :名無しさん@お腹いっぱい。:02/12/11 00:30
固定命令長のRISC型CPUの方がCISC型にくらべて
2倍ぐらい実行速度が速いって認識でいいの?
そいで完全CISC型CPUは現場にはもう存在してないと、、

48 :名無しさん@お腹いっぱい。:02/12/11 00:43
>>45
なんか日経なんとかの丸写しっぽいね。5点。


49 :48:02/12/11 00:53
ごめん、間違った。「DOS/Vマガジンあたりにありそうな
薄っぺらな記事」だった。


50 :名無しさん@お腹いっぱい。:02/12/11 01:18
>>44
擦るな!

51 :名無しさん@お腹いっぱい。:03/01/04 13:22
> x86 は内部は RISC みたいなもんでしょ?

この話はよく出てくるけど、具体的な内部構造とか、X86 命令がどう内部的に
処理されてるかがわかりやすく書いてあるとこはないのかな?

レジスタが足りないせいで、やたらとメモリにアクセスする X86 命令を内部の
レジスタアクセスに置き換えていてステートが必要なときに初めてキャッシュにかく
みたいな事をやってるんだろうか?それとも、その辺は高いクロックとでかい
キャッシュで吸収ってことになってるんだろうか?

その内部に持ってる RISC を直接使えるようにしてくれれば、RISC でないと
できないようなオプティマイズの恩恵も受けられそうな気がするんだけど
そういうのは無理なのかな?それで Itanium のように X86 命令も実行
できるようにしておいて、直せるところから RISC ベースのコードにかえて
いけば OS, アプリももっと速くなると思うんだが... (Big Endian で)
それとも X86 命令をデコードして実行する内部回路はそんな必要もないほど
速いのかな?

52 :名無しさん@お腹いっぱい。:03/01/04 14:57
内部の RISC 化で何とかしようとしたけど X86 アーキテクチャが足を引っ張って
パイプラインや実行ユニットの利用効率が低いからハイパースレッティングで
他のものを走らせる余地があるってことか... 幸いレジスタコンテキストは小さいので
複数のものを切り替えるのもオーバーヘッドがちいさいと。

53 :名無しさん@お腹いっぱい。:03/01/04 20:34
>>51
Itanium の X86 命令は後方互換性のためだけにあるんじゃ?
同じように持ってるPA-RISC の命令セットもそう。
Itanium では実用に程遠いほど遅いって聞いたぞ。
McKinley ではどうだろう。使ってみたヤシはいないのか?

54 :51:03/01/04 22:01
> Itanium の X86 命令は後方互換性のためだけにあるんじゃ?

それはそう。仕組みはよくわからんが、Pen* ほどはこってないのかも。
こっても意味ないし。486 とかの回路が入ってたりして。遅いって、
どの程度おそいんだろ?

Itanium は PA-RISC の命令も持っていると思ってたけど、そうではなくて、
PA-RISC のコードはソフトウェア変換で実行してる。IA64 HP-UX だと、
これはインタープリタとトランスレータの2段がまえで最初のうちはインタープリタ
で動かして、統計をとってよく呼ばれる部分は(オプティマイズをかけて)IA64 の
命令に変換してる。このオプティマイズのときに Itanium 特有のオプティマイズの
恩恵もうけられる。Java の HotSpot によく似てる。PA-RISC 版の Java を
動かすと HotSpot で byte code -> PA-RISC 変換をやって動くことになる
けど、その自体が PA -> IA64 インタープリタ、トランスレータの上で動くと
いうややこしいことになる。さすがに native な IA64 コードにはかなわないが、
その数分の1程度の実行速度は出るらしい。X 周りとか、PA のままの
プログラムも残ってるけど、気になるほど遅いということはない。

Itanium2 は実行ユニットの追加、パイプライン、メモリ、キャッシュ周りの
改良が効いたのか、ベンチマークではいい数字出してるみたい。

55 :51:03/01/04 22:26
ま、思ったのは x86 命令を変換実行して、他のプロセッサにもパフォーマンスで
負けない Pentium* の内部 RISC を直接動かせれば足かせがなくなって最速
プロセッサってことにならないかなということ。 その内部 RISC ってのも x86
アーキテクチャに依存していてとても汎用プロセッサにはできないってところかな?

56 :名無しさん@お腹いっぱい。:03/01/05 12:43
レジスタリネーミングやアウトオブオーダーというのをご存知ですか?


57 :名無しさん@お腹いっぱい。:03/01/05 12:45
P4は内部に128本の汎用レジスタを持ち、これをリネーミングして使う
ことで、メモリアクセス回数を減らしています。
P6のときは内部32本でした。


58 :名無しさん@お腹いっぱい:03/01/05 17:11
レジスタリネーミングはパイプラインのハザードを低減させる技術であって、
メモリアクセス回数を減らす技術はキャッシュとかライトバッファと思うが
如何。


59 :名無しさん@お腹いっぱい。:03/01/05 19:06
>>55
Transmetaはどうなんだろう。今はやっぱりx86特化してるのかな?
(専門外なのでテキトー書いてます)

60 :51:03/01/05 21:08
> レジスタリネーミングやアウトオブオーダーというのをご存知ですか?
> P4は内部に128本の汎用レジスタを持ち、これをリネーミングして使う
> ことで、メモリアクセス回数を減らしています。

Sparc の in/local/out とか Itanium の gr32~127 を使いまわすようなことを
言うのかなといった程度の理解です。似たようなことを完全に内部で
やってるのかな?オーバーフローしたときはバッキングストアに書く代わりに
x86 レベルにさかのぼってメモリに書くってこと?メモリアクセスをレジスタ
リネーミングで解決しているとするとアドレスを保存するためにもう1つレジスタが
必要になりそう。

アウトオブオーダー実行はどの範囲でやるんだろ?ブランチが多いと効果も
小さいかも。

x86 でメモリ上の値を変更する命令と変更後の値を使う命令をメモリアクセス
なしに内部のレジスタで済まして x86 のコンテキストを確定するまでメモリに
書き出しもしないということであればスゴイ。

> Transmetaはどうなんだろう。今はやっぱりx86特化してるのかな?
http://www.geocities.co.jp/SiliconValley-Cupertino/6209/#Transmeta%20Crusoe
の解説によると x86 依存のハードを持っているみたい。
Transmeta の Midori Linux はひょっとして Crusoe ネイティブかと思ったんですが、
x86 モードのようですね...

61 :58:03/01/05 22:27
>>60
マルチプロセッサ構成のことを考えると、ストア命令が発行されたら、
値をキャッシュに書かなければダメなんでないかい?内部レジスタが
たくさんあったとしてもこの操作ははしょれないと思う。



62 :60:03/01/06 00:24
>>61
そうですね。
128個もレジスタを持つ CPU コアを 3G over で出せるのなら、そのまま RISC として
出せばよいと思うんだが... それよりも互換性ってことが。 x86 アーキテクチャって
あとどれくらい生き延びるんだろ?

63 :山崎渉:03/01/15 13:01
(^^)

64 :名無しさん@お腹いっぱい。:03/03/12 04:17
>>62
廃れてるなぁ...
内部RISCなCISCの内部だけとりだすと、コード爆発のあおりで性能低下するでそ。
ということで、くるーそーのネイティブモードは86互換モードより遲いらしい。


65 :山崎渉:03/04/17 12:34
(^^)

66 :山崎渉:03/04/20 05:56
   ∧_∧
  (  ^^ )< ぬるぽ(^^)

67 :名無しさん@お腹いっぱい。:03/05/10 17:15
>>62
どう見たって、まず互換性ありきだろう。
歴史的な経緯を見れば当たり前といえるし。

例えば、ものすごく高性能な新種のCPUが出たからって、買うか?
x86に蓄えられた莫大な資産を捨てるのか?

68 :名無しさん@お腹いっぱい。:03/05/10 23:48
>>67
> 例えば、ものすごく高性能な新種のCPUが出たからって、買うか?
> x86に蓄えられた莫大な資産を捨てるのか?

そろそろ捨てたいけどな.
だから,Opeteronとかよしてくれ!って思う.

69 :名無しさん@お腹いっぱい。:03/05/11 00:59
x86系は熱処理周りで完全に限界に達しちゃったと思うしね。せっかく
オープンソース系 OS & アプリと Java のおかげでバイナリの縛りが弱く
なってきているんだし、低消費電力・低発熱な新規アーキテクチャの CPU
に乗り換えたいよ。

70 :名無しさん@お腹いっぱい。:03/05/11 01:07
PowerPC捨てろ。
あのx86よりスパゲッティで力任せな構成は許せん!
やっぱMIPS系最高。

71 :68:03/05/13 06:50
世の中すべてがオープンソース&Javaな訳ではない。

当然捨てるに捨てられないものを抱えた会社も多いわけで。

>>70
余談だけと、漏れはx86(とその周辺)の見苦しい仕様は好きだな。
あれだけ汚いと、むしろ。

72 :名無しさん@お腹いっぱい。:03/05/13 11:51
最高だ、PowerPCG3。

73 :名無しさん@お腹いっぱい。:03/05/13 12:57
SH: 現行最強。
x86: 苦し紛れの仕様に開発者の苦悩が垣間見える。
PPC: M68系の頃の芸術性はどこへやら。センスの欠片も感じられない。
Alpha: 強者達の夢の後。
SPARC: F通ガムバレ。
MIPS(VR): …


74 :名無しさん@お腹いっぱい。:03/05/13 15:38
>>73
s/SH/ARM/ ?


75 :名無しさん@お腹いっぱい。:03/05/13 23:35
>>74
ひそかにSHおもしろいよ。最近展開も増えてるし。でもARMが安いのでARM使うけどな。


76 :名無しさん@お腹いっぱい。:03/05/13 23:55
だれか、M32とか、AM32とかFR30とかC33とかのレビューキボンヌ

77 :名無しさん@お腹いっぱい。:03/05/14 01:42
>>76
Power4, IPF, PA-RISCもたのんます.
どれも,命令セットとかアーキとかどうでもいい使い方しかされてないし,
買ってきて使うこともできんが.

78 :名無しさん@お腹いっぱい。:03/05/14 02:54
>>77
PA-RISC先がないやん。HPはIA64一本に絞るんでしょ。

79 :名無しさん@お腹いっぱい。:03/05/14 02:57
>>70
PowerPCの不思議なところは、あのPowerと68とを適当に混ぜた汚ね〜archでも
そこそこ低消費電力なとこ。もっとも、CPUパワーが圧倒的に足りてないから
結果的に低消費電力になっているだけなのかも。

80 :名無しさん@お腹いっぱい。:03/05/14 12:23
一度ギガオーバーのSPARC64使ってみたい。


81 :名無しさん@お腹いっぱい。:03/05/14 13:32
15Kでいいじゃん。うるさいけど。

82 :67:03/05/14 21:23
(実は>>71を書いたのは67デツ。マチガエマスタ)

>>81
漏れも「15Kでいいじゃん」といえるようになりたいな。
でも、どっちかと言ったらSR8000が欲しいな。
何となく形がそれっぽいし。

83 :74:03/05/14 22:10
>>75
SH5が表に出てこないのが…
SuperH Inc.がもっとがんばらないと永遠にこのままになりそうだし。
コア売りはあんまり興味なし。

>>76
M32はあんまり景気のいい話は聞かないなー。
犬のポーティング成果を公開すれば、盛り上がると思うんですけどね。
NetBSD Developerの餌食になるのは確実でしょう。


84 :名無しさん@お腹いっぱい。:03/05/14 22:52
Renesusの廻し者ハケーン.

85 :名無しさん@お腹いっぱい。:03/05/14 23:56
>>83
M32RE?もSH5も「石が入手できそうにない」ので、盛り上がらないとおもふ。
そんな石のどちらもLinuxが動いてるところが、なんか世の中斜めに進んでると思う。


86 :74:03/05/15 23:55
>>84
廻し物つーか、日立と三菱しか伝手がないの。
それ以外だと…C33は評価ボードが死ぬほど高いという噂を聞いた事があるくらいかな?

>>85
どっちも量産可能なんだよねえ。あとは人柱の問題か。


87 :67(日立社員):03/05/16 23:24
廻し物は俺だ。偽物は消えろ。

SH5を使ったPCどこか作らないだろうか?
値段にもよるが、人柱の覚悟はできている。

88 :74:03/05/17 13:43
>>87
SH5のSolutionEngine作ってくれ。
10万以下なら買う。


89 :山崎渉:03/05/22 01:55
━―━―━―━―━―━―━―━―━[JR山崎駅(^^)]━―━―━―━―━―━―━―━―━―

90 :名無しさん@お腹いっぱい。:03/05/24 22:36
で、MIPSはもう絶命なのか?

91 :名無しさん@お腹いっぱい。:03/05/24 22:59
>>90
学校で使う教材はほとんどMIPS。
CASLみたいな存在だ。

92 :90:03/05/24 23:26
>>91
つまり紙の上だけの存在になりつつあると。(ゲーム機を除く)

93 :名無しさん@お腹いっぱい。:03/05/25 22:58
>>90

SetTopBoxの業界においては、ほぼスタンダードとなっているらしいよ。
http://www.wince.ne.jp/snap/ceSnapView.asp?PID=740


94 :名無しさん@お腹いっぱい。:03/05/25 23:22
http://elife.fam.cx/



95 :あぼーん:あぼーん
あぼーん

96 :山崎 渉:03/07/15 11:32

 __∧_∧_
 |(  ^^ )| <寝るぽ(^^)
 |\⌒⌒⌒\
 \ |⌒⌒⌒~|         山崎渉
   ~ ̄ ̄ ̄ ̄

97 :あぼーん:あぼーん
あぼーん

98 :あぼーん:あぼーん
あぼーん

24 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)