5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

Itanium2専用スレ・その2

1 :Socket774:04/03/07 08:03 ID:xQ2cLWsT
64bit CPUのItanium2を語るスレッドです。

■前スレ■
http://pc3.2ch.net/test/read.cgi/jisaku/1045064542/



2 :Socket774:04/03/07 08:09 ID:7Mq7m+Em
2?

3 :Socket774:04/03/07 10:45 ID:EzP1n/Cl
       _,. -‐ '' " ",. ̄'' ̄` ''‐、        
      ,.-'      ,r''  _,,.. - 、  ` 、      
    ,.r'/// /   ,.-'      `' 、. \
   /       ,r'  ,r'       ,rfn、 \ '、    
  / /////  ,'   ,'  ,rffn.   '"     ヽ ',   
  i     ,.ァ   .i  '"     ,riiニヽ.   ',. ',  
 |  ,.r '"  |.   {  ,riiニヽ      _.    ', ',  ヨコハマタイヤ様が素敵な笑顔で>>3GET!!
 | .,.r'    |   !   ,..  _,,.. -‐' _,..r'  i .i   轢き殺されたくなかったら道をあけろ!!
 |,'      ',   ',   '、., __ ,.. -‐''"゙  }  | .| 
  |       ',    `、  ヽ        !   } .} 
  ',         ',    '、  ヽ      ./   ! .|  >>4 タッチの差だな。タイヤ交換しろ!
   '、       `、   \  `ヽ==='゙    ,' !   >>5 おせーよバカ教習所からやり直せ(プ
    `、        '、     ' 、        / .,'   >>6 クルマ乗る前にオンナに乗れよ(ゲラ
      '、'-..,,_____ ___`、    `''‐- ..,, ,,.. r'  /   >>7 ペーパードライバーって素人童貞のことだろ(ワラ
      \ ヾヾヾヾヾ \          /    >>8 毎晩シフトレバー磨いてんじゃねーぞ(爆
       ` 、  、、、、、、、、 ` - ..,,, _ _,.r'゙      >>9 おめーの人生転がりっぱなしだな(ギャハ
         `' - .,,_       _,. - ''"       >>10 ガキの頃俺の顔見て泣いてたの知ってるぞ(クス
             `"'' '' '' ""           >>11以下はちゃんと空気圧チェックしろよ!

4 :Socket774:04/03/07 13:36 ID:Lden6BmX
>>3 ( ゚д゚)、ペッ

5 :intel fan:04/03/07 15:08 ID:9+3hQBuk
http://www.nminoru.jp/~nminoru/memo/spec/spec_cpu2000.html
↑いつの間にか、SPECにicc8.0のスコアが追加されてるのね。
INT 1322→1404
FP 2119→2161

http://www.aceshardware.com/SPECmine/top.jsp
Itaniumのスケーラビリティの例。


6 :Socket774:04/03/07 15:16 ID:qaQJG93X
http://www.intel.co.jp/jp/developer/download/index.htm

インテル(R) Itanium(R) アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル、

第1巻:アプリケーション・アーキテクチャ (日本語 PDF ファイル: 3,105KB)
ftp://download.intel.co.jp/jp/developer/jpdoc/24531704_j.pdf
第2巻:システム・アーキテクチャ (日本語 PDF ファイル: 9,025KB)
ftp://download.intel.co.jp/jp/developer/jpdoc/24531804_j.pdf
第3巻:命令セット・リファレンス (日本語 PDF ファイル: 11,047KB)
ftp://download.intel.co.jp/jp/developer/jpdoc/24531904_j.pdf

7 :Socket774:04/03/07 15:21 ID:9+3hQBuk
Intel(R) Itanium(R) 2 Processor Technical Publication[英語]
http://developer.intel.com/design/itanium2/techpubs/




8 :Socket774:04/03/07 18:18 ID:GFtlaSrr
  | Itaniumはキャッシュ容量で最強なんだ!!!
  | Itaniumが元祖64ビットCPUなんだ!!
  | きっとみんなもItaniumが最強だと思ってくれる!!!
  \___________ ____
                       ∨  カタカタ__ _____
                  In_   ||\ \ ...|◎ |
                 (.#`Д´)  || | ̄ ̄|.| .[].|
            A_A ┌(   つ/ ̄l|/ ̄ ̄/.| =|
    A_A   ( TДT) |└ ヽ |二二二」二二二二二二二二」
  ( TДT)  .(  つつ   ̄]||__)   | ||       | ||
  (つ  つ  /  / /  ./ ̄\  / ||       / ||
  と_)_)  (___)__)  ◎    ◎ .[___||     .[___||
            ∧
   / ̄ ̄ ̄ ̄ ̄  ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄
   | 淫厨よ、もういいんだ・・・・・・・
   | 本当に良く頑張った・・・もう充分じゃないか・・・
   | 楽になっていいんだ・・・

9 :Socket774:04/03/08 00:18 ID:Gab490/J
元祖64ビット?
それは違うのでは

10 :Socket774:04/03/08 00:43 ID:mlmJILxg
大分違うね

11 :Socket774:04/03/08 03:12 ID:kb3rnAnm
全く違うね

12 :Socket774:04/03/08 03:42 ID:NbD5ugzZ
商用CPUではAlpha21064が最初だっけ?

13 :Socket774:04/03/08 04:09 ID:kb3rnAnm
>>12
で、2番目がPPC620

14 :Socket774:04/03/08 04:35 ID:F3BGnkEt
いや商用ならMIPS-R4000だったはずその次がAlpha21064

15 :Socket774:04/03/08 04:41 ID:F3BGnkEt
Itaniumは元祖64bitではなく、元祖DeskTop/WS用VLIW-CPU
世界初と付けなかったのはモバイルはクルーソーがVLIW
だしゲーム機だとPS2のEE内部のVUがVLIWだから

16 :Socket774:04/03/08 05:44 ID:F3BGnkEt
Itanium2はSpecCPUは速いけど実際のアプリでの性能はどうなの?
オプやPOWER4辺りと比べて大差ないような気がするけど

17 :Socket774:04/03/08 07:30 ID:ZevTKePc
ttp://www.cse.clrc.ac.uk/disco/DLAB_BENCH_WEB/Part_3.htm

18 :Socket774:04/03/08 07:45 ID:1OpAQWsl
>>16
http://www.haveland.com/index.htm?povbench/index.php
参考になるかわからないけど、
シングルだとPOV-Rayは馬鹿みたいに速い。

19 :Socket774:04/03/09 01:10 ID:0ag4IIUh
Server用CPUとしてはTPC-Cベンチマークの性能が最も重要だと思われ

★TOP性能だと、倍のCPUを持ってきてもPower4+に勝てない

1位 IBM eServer pSeries 690   Power4+/1.9GHz    32way   1025K tpmC
2位 HP Integrity Superdome    Itanium2/1.5GHz   64way   1008K tpmC
http://www.tpc.org/tpcc/results/tpcc_perf_results.asp?resulttype=noncluster

このレベルはCPUだけでなく、ソフトまで含めたシステム全体の勝負なので
IBMに一日の長があるとは言っても、CPUを2倍持って来ても勝てないのはやはり問題と思われ
さらにPower4+は2core/1chipなので32wayで16chip、現Itanium2は当然64wayで64chipなので
CPU chip数だと4倍必要で、システム設計・コストへの影響はかなり大きいと思われ


☆売れ筋の4wayだと、今のところItanium2はダントツと思われ

 1位 HP Integrity rx5670         Itanium2/1.5GHz   4way   136K tpmC
 3位 IBM eServer xSeries 365      XeonMP/3GHz     4way   103K tpmC
10位 RacKSaver QuatreX-64 Server   Opteron844/1.8GHz  4way    82K tpmC
http://www.tpc.org/tpcc/results/tpcc_results.xls

Opteronの性能が悪いのは、CPUというよりはシステム全体の問題と思われ
IBMのOpteronサーバが出てきたら、もっと性能は上がると思われ

20 :Socket774:04/03/09 15:38 ID:dr63oDTP
平成16年3月3日 ガートナージャパン、2003年の国内サーバ市場動向を発表
http://www.gartner.co.jp/press/pr20040303-01.pdf
最後の1行
>Itaniumサーバは2002年の94台から1,183台へと拡大しました。

日本全体1年間で1183台売れた?  本気で商売する気ありますか?

21 :Socket774:04/03/09 16:47 ID:9UbzoiGc
>>20
きっと1台に128CPUぐらいが平均なんだよ。

22 :Socket774:04/03/09 22:31 ID:utBQwT0M
その台数見ると、電脳ペンギン氏が2台持ってることが
ものすごいことに感じる。

23 :Socket774:04/03/10 00:39 ID:H/9jXAIt
1000台って・・・
PA-RISCより少ないんでないか

24 :Socket774:04/03/10 01:52 ID:o8doES1T
>>19
1位の IBM の Full Disclosure Report の pdf 落してみたが…
・128GBメモリカード $1,137,704也 の2枚刺し
・36GB/FC/15KなSCSI-HDDの1,950本刺し
とか… バケモノですか?
大人は勝つためならなんでもやるんですな。

25 :Socket774:04/03/10 01:53 ID:NHxcgGI6
いいのかな?

26 :Socket774:04/03/10 07:31 ID:1y5oFQOs
>>23
http://www.japan.cnet.com/news/ent/story/0,2000047623,20064253,00.htm
> Hewlett-Packard(HP)は9日(米国時間)、IntelのItaniumプロセッサ搭載の
>新サーバと、同社のPA-RISCチップシリーズの中で最後から2番目にあたる
>PA-8800チップを採用した新サーバを発表した。
最後から2番目 というのにワラタ

> HPは、ハイエンドサーバ向けのプロセッサを、PA-RISCチップからItaniumへと
>徐々に切り替えているが、同社のUnixサーバを使用している顧客の大半は、現在も
>PA-RISCベースのモデルを使用している。
こういう風に書かれているので、PA-RISCの方がたくさん売れているのは間違いない。

27 :Socket774:04/03/10 07:33 ID:1y5oFQOs
>>24
IBMは、128GBのメモリカード8枚で1TB、値段は$284,426×8=約2.5億円、
HPは、8GBのメモリカード128枚で同じ1TB、値段は$39,050×128=約5.5億円。
当然、実際は内部調達価格で買っているんだろうけど。
同じ1TBなのに、なんでHPの方が2倍以上値段が高いんだろう。

>とか… バケモノですか?
>大人は勝つためならなんでもやるんですな。
禿同です。

28 :Socket774:04/03/10 21:10 ID:0WtSnONa
1000 :Socket774 :04/03/10 20:59 ID:IipEoqbe
個人的には
PC→パーソナルコンピュータ
WS→ワンダースワン


29 :Socket774:04/03/10 23:07 ID:g6yKKbQG
すげー
1021までいってる(・∀・)

30 :Socket774:04/03/11 01:07 ID:uh4xVLnv
さすがIA-64だな。
1001を超えられるとは…

31 :Socket774:04/03/11 01:36 ID:j4jYjy/i
>>19には、"売れ筋の4wayではItanium2がダントツ"って書いてあるけど、
ダントツと言うよりは、"たった30%しか違わない"じゃないの。新しい
アーキテクチャに変えても30%しか性能が上がらないなら、"従来のXeonの
ままでいいや"って思う人の方が多そうだけど。今まではXeonは32bitの限界が
あったから、"いずれはItaniumに移行する必要があるな"って考えていた人も、
"IA-32eがあるならずっとXeonでいいや"って考えるような気がする。
HPCとかレイトレーシングとかやってる人は、"Itaniumがイイ!"って言うだろうけど、
そういう人達だけを相手にしていると、MIPSやAlphaみたいになっちゃって
ビジネス的にはまずいんではないの。前スレでItaniumワークステーションの
話題が出ているけど、ワークステーション用CPUに留まったら、Itaniumは失敗に
なっちゃうでしょう。IA-32eが出てきたので、"デスクトップにもItanium"という
路線は有り得ないから、Power4/5/6・UltraSPARC・PA-RISC路線と同じのサーバ用
CPUでしか生き残る道はないと思うけど、結構厳しそう。

32 :Socket774:04/03/11 03:31 ID:zm7WYgQ0
アップルのXserve、低価格路線でサーバ市場に加われるか?
http://japan.cnet.com/news/ent/story/0,2000047623,20064758,00.htm
>Power PC G5は、製造テクノロジーとして90ナノプロセスを採用しているという。
>低消費電力を実現させ、
>「2GHzのクロックスピードを持つPower PC G5と同程度のプロセッサと比較すると、
>Itanium 2の1.5GHzモデルの消費電力は89W、Opteronの2GHzモデルは107Wだが、
>Power PC G5では55Wだ」と鯉田氏。
Itanium 2よりOpteronの方が消費電力高くなってるが、何故?

33 :Socket774:04/03/11 03:42 ID:RrdzmX+d
>>32
ただ単に間違えて反対にしただけでしょ。
Xserveは売りっぱなしのアップルで果たして売れるのか?

34 :Socket774:04/03/11 04:12 ID:zm7WYgQ0
あぁ、TDP規格は130Wになっているが
実際は100W程度でMadisonは107Wらしいね。
どっちにしても高い事には変わりがないが・・・

35 :Socket774:04/03/11 08:08 ID:95s7WW9p
Xserveって>>19のTPC-CとかSPECとかのちゃんとしたベンチマークの性能値は公開されているの?
PowerPC G5ってコアはPower4ベースなはずだからそんなひどいことにはなっていない思うけど
メモリとかIOまわりとかはちゃんと設計されているの?
このあたり MACオタ なら知ってるか調べられるだろ  お〜い出て来いよ〜

エバンジェリストが信者に向かって売るだけだから性能なんて関係ないのか?

(スレ違いスマソ)

36 :Socket774:04/03/11 13:33 ID:qIrtHeAT
>>31
30%性能上げるのに1年かかるとすれば、1年という時間が顧客にとって安いか高いかという話

37 :31:04/03/11 18:17 ID:hhCwgC9f
>>36
このクラスでは問題は絶対性能ではないんじゃないの。
30%高い性能が欲しいなら、1クラス上のサーバを買えばいいだけだよ。
TPC-Cのリストから捜すと、
IBM eServer xSeries 445 8p c/s    XeonMP/3GHz    8way   156K tpmC
というのがあって、値段は、IBMのXeon/8wayが$672Kで、HPのItanium2/4wayが$557Kだから、
Xeon/8wayの方が値段が20%upで性能が15%upだね。
確かにプライス/パーフォーマンスはItanium2サーバの方が良いけど、わざわざ
新しいアーキテクチャのサーバを導入したくなる程の差とは言えないでしょう。
4way同士のプライス/パーフォーマンスを比べれば、>>19の3位のIBMのXeon/4wayの
値段は$362Kだから、Xeonの方が良いよ。

>>36の議論が成立するのはそれ以上の上位機種の存在しない>>19のTOP性能の
1位,2位の世界だろうけど、この領域ではItanium2はPower4+に絶対性能と
プライス/パーフォーマンスの両方とも負けてるからね。

38 :Socket774:04/03/11 23:17 ID:VgGUu6Sc
このTPC-Cっていうベンチマークはちゃんと実使用時の性能を反映しているのか
ベンチマークは速いが実際に使ってみると遅い、なんていうことはないのか

39 :Socket774:04/03/11 23:39 ID:g8Ejzfn8
前スレでIA-64のコードはNOPだらけと言っていた人がいたが、
試しにとあるC++プログラム(レイトレ)をIntel C++で
-O3 -Qipo -Fa でアセンブラ出力させてみた。
本当にNOPだらけだ。コードの半分くらいはNOPだ。
バンドルの中の命令をカウントしてみた。
 NOP命令:2143個、NOP以外の命令:2173個
IA-64の命令テンプレートは
いかに命令パック効率が悪いか思い知った。
まぁそれでも普通のVLIWに比べたら全然ましなのだろうが。

40 :Socket774:04/03/12 00:02 ID:NsHk0YVo
Power4+はdualcoreでしょ。
だったら、そんなもんなんじゃい。
dualcoreの方がマルチタスク強いし。
Power・UltraSPARC・PA-RISC
みんなdualcoreだし。
つーかItanium2が周回遅れ過ぎ。

41 :31:04/03/12 02:30 ID:fkVSbOyf
Itanium2が2コアにできないのは、FSBのBandwidthの問題だよね。
前スレでシェアードバスの議論が出ていたけど、今のItaium2のアキレス腱は
この16B*400MHz(Bandwidth 6.4GB/s)っていう比較的低速なFSBだよね。
Power4のFSB(って言っていいのかな)は 32B*(CPU周波数)/3 だから、1.9GHzの
Power4+なら20.3GB/sもある。これなら2コアで共有しても、まだ1コア当たり
10GB/sもあるから、2コアにしてもいいよね。
(たぶんPower4+はFSBじゃなくてDRAMが先にボトルネックになるんじゃないかな)

だけど、6.4GB/sしかないItanium2で2コアにしたら、1コア当たり3.2GB/sに
なっちゃう(Power4+の1/3以下)。さらにこれをシェアードバスにして、2chip
(4コア)にしたら、1コア当たり1.6GB/sだから、サーバ用CPUとしては結構
きついんじゃないかな。
もちろん、6MBっていう大きなL3があるからメモリまで行くアクセスは少ない
だろうけど、サーバ用CPUはIOも多いだろうし、使用するデータも大きいから
限界があると思うよ。
これはXeonも同じ問題を抱えているから、IntelのCPUは共通の課題だね。

この辺はOpteronが一番スマートで(21364をパクった、と言えばそうだけど)、
CPUにDRAMが直結できるので、DIMMにPC-3200を使えば6.4GB/sもBandwidthが
ある上に、LSI数を減らせてコストを下げられるし、レイテンシも減って性能も
上がるので ウマー だね。
IBMの中の人もPower4でできればDRAM直結をやりたかったんだろうけど、Power4は
>>19に出てくるみたいなバケモノ(copyright >>24) を作らないといけないから、
最大メモリ容量が大きい必要があって、できなかったんだろうね。
(DRAM直結にすると最大メモリ容量が小さくなっちゃう)

42 :MACオタ>31 さん:04/03/12 03:39 ID:0u9UfdQV
>>41
大層な講釈すけど、
  -------------------------------
  (DRAM直結にすると最大メモリ容量が小さくなっちゃう)
  -------------------------------
POWER5でわDRAM直結でメモリ容量も増えてるす。それにプロセッサ間接続、I/O, メモリ/L3にそれぞれ
独立したバスを使用するPOWER4/POWER5系のシステムとItaniumのバスを同列に語るのわ相当無理があるす。

43 :Socket774:04/03/12 04:51 ID:NsHk0YVo
Intel Twin Castle ? Intel’s New Approach of Chipset Making
ttp://www.xbitlabs.com/news/chipsets/display/20040311103200.html

44 :Socket774:04/03/12 13:40 ID:ENuCNL84
>>31
Itaniumがデュアルコアにできないのは、設計思想の問題。
ItaniumはIA-64の基本的な実装をようやくMcKinley/Madisonで達成したばかりで、
デュアルコアまで到達するのには、他の煮詰められたアーキテクチャより
遅くなってしまうのも無理もないかと。
(それとは別にIntelが他社よりデュアルコアに対して消極的だったってのもある)

IPF初のデュアルコアのMontecitoでも、FSBのアプローチは変わらない。
独自のArbiterバスでコア間が接続される。
Intelは別にシェアードバスにこだわっているのではなくて、
時期を見計らっているだけかと思われ。

45 :Socket774:04/03/12 13:43 ID:ENuCNL84
まあ、初代Itanium〜Montecitoまでの互換性の問題もあるが…(藁

46 :Socket774:04/03/12 13:48 ID:ENuCNL84
と、おもったけど、>>31はその辺りのことはわかっているようだな。
>>44の書き込みは忘れてくれ。

47 :Socket774:04/03/12 15:06 ID:Plwzc1s4
>>43
TNB (NorthBridge, PSB controller),
XNB (MemoryBridge, connects TNB to memory channels)
2つを分離する事によって、メモリとCPUに対する柔軟性を高めようって事かな?
これだと、CPU→XNB→TNB→Memoryになってさらにレイテンシ増えるんでないかい?

48 :31:04/03/12 16:48 ID:HwOlaATH
>>42 MACオタさん

>POWER5でわDRAM直結でメモリ容量も増えてるす。
>>19の1位のメモリ1TBのPower4+/32wayのサーバで考えてみると、CPUは
16chipだから1chip当たりのDRAM容量は64GBだよね。今あるDIMMは4GBが
最大だから、4チャネル×4スロットでぎりぎり同じだね。でも、今後は
DRAMのデータ転送レートが上がって4スロットは難しいと言う話だから、
Power5でDRAM直結にしたら、同容量でも難しいんじゃないの。
それともPower5はFB-DIMMみたいな技術に行っちゃうの?
Power5って今年出るんだから、FB-DIMMに行っちゃうのはちょっと
早過ぎるんじゃないのかな。

>同列に語るのわ相当無理があるす
そうだよね。これは気になっていて、「Power4のFSB(って言っていいのかな)」
って書いたんだけどね。
でも、FSBを通るデータって、以下のようになっているのではないの?

       プログラムのアクセス   CPU間接続       IO
Itanium2      ○              ○          ×
Power4      ○              ×          ○

CPU間接続アクセス(SMPのキャッシュ同期みたいな奴)のBandwidthと
IOのBandwidthは、どっちが多いんだろう? 結構同じ位だったりしない?
「使用する環境によって違う」と言われれば、そのとおりなんだけどね。
MACオタさんならデータ知らないですか?

Power4の"いわゆる"FSBは、単一バスでアドレスもデータもこの中に混ぜられて
いるけど、Itanium2のFSBはアドレス/データ分離なので、実は簡単に比較できない、
という話もあるしね。特にCPU間のキャッシュ同期トランザクションなんかは、
まずはアドレスを送るだけだから、上記Itanium2のCPU間接続は○でなく、△と
書くべきかもしれないね。

49 :31:04/03/12 16:50 ID:HwOlaATH
>>47
CPU→TNB→Memoryでは?

これの影響は、
 @レイテンシが増えて性能が悪くなる  A部品点数が増えて値段が上がる
とか、ユーザ側にはデメリットしかないね。
 B開発が楽になる           C製品バリエーションを作り易くなる
とか、メリットはメーカ側だけだよ。
こういう話が出てくるから、独占はダメなんだよね。

>>41で「LSI数を減らせてコストを下げられるし、レイテンシも減って性能も
上がるので ウマー だね」って書いた直後に、それの逆やろうとしているIntelって...

50 :31:04/03/12 16:53 ID:VPD5qxq5
>>49が間違ってた。CPU→TNB→XNB→Memoryだよね。

51 :mamoh:04/03/13 09:09 ID:HmhBzaGB
>>39
 NOPを発行する無駄を省いたのがEPICじゃなかったんですね。
 最初からテンプレートのbit数を将来増加しそうな実行ユニットの数+プロセッサの
世代表示分だけ確保しておいて、思いっきり素直に
Itanium3:1001010110・・・・・・(1:使用、0:未使用)
と表記して、後は使用する実行ユニットの命令を順に並べるようにすれば、コードの量を
抑えられたのにね。
 これだと古い世代のプロセッサに新しい世代のコードが入ってきたときに問題になるが、
世代間の実行ユニット対照テーブルを書き込み可能な形式で持つ様にすれば何とかなる
と思うんだけど。
 それにこの方式なら、SMTに対応するスケジューリングのロジックが思いっきり簡単に
なるし。
 今更言ってもせんなきことだけれども。

52 :Socket774:04/03/13 11:09 ID:ySmtjTCg
メモリコントローラを分離したことにより、Intelやマザーメーカーでは将来、
これまでよりも簡単にメモリサポートを強化できるようになると考えられる。
http://www.septor.net/

53 :Socket774:04/03/13 13:57 ID:2r11okF0
またIntelでは、現時点で計画を示唆してはいないものの、メモリコントローラのプロセッサへの統合も視野に入れているのではないかと見られているようだ。


54 :Socket774:04/03/13 21:22 ID:mF5M2zaS
>>31
POWER4+は、6.4GB/sのメモリ帯域しかないはずだが?
デュアルコアでは、コア当たり3.2GB/s。

55 :Socket774:04/03/13 21:33 ID:mF5M2zaS
もっともL3〜メモリ間とチップ〜チップ間、I/Oなどのバスは独立しているから、
バス関連ではPOWER4の方がIA-64より有利なことが多いだろうが。

56 :Socket774:04/03/14 04:54 ID:r6TpJ+KP
>>52
メモリコントローラ統合するかどうかは疑問だと思うけどね。
そもそもIntelが支持されてきた理由は性能を犠牲にしても互換性を
維持してきたからだ。
それはIntelが一番理解してる筈。
今度のAMDとの一件で特にw
コンシューマならあり得るかも知れんが、サーバー用のバカ高いCPUでやるとは思えん。

57 :Socket774:04/03/14 10:26 ID:0G428dXB
互換性云々を言うならそもそもIA-64自体がありえないと思うのだが。
メモリだって強引にRDRAMでいこうとした前科があるしな。

58 :Socket774:04/03/14 10:36 ID:G6sWR6o8
それは論じる互換性のレベルからして違う。

59 :Socket774:04/03/14 11:44 ID:L3g2xJRW
まぁ、世代変わる毎に総取り換えになっちゃうからなぁ。

60 :MACオタ>31 さん:04/03/14 14:17 ID:kjclFd8B
>>48
  ----------------------------
  4チャネル×4スロットでぎりぎり同じだね。
  ----------------------------
8チャンネルす。http://www-1.ibm.com/servers/eserver/pseries/hardware/whitepapers/power4_5.html
  ----------------------------
  FB-DIMMみたいな技術に行っちゃうの?
  ----------------------------
後藤記事ばかり読んでると、そういう発想しか出ないんだと思うすけどメモリのFull-BufferingわFB-DIMM
で出てきた新技術じゃないす。サーバーどころか、その辺の電気屋で売ってるPower Macにすらオンボードに
載ってるすよ。PC方面で今まで聞かなかいのわ、現代のPCが本質的に「必要十分な安物」でしかないからす。
  ----------------------------
  CPU間接続アクセス(SMPのキャッシュ同期みたいな奴)のBandwidthと
  IOのBandwidthは、どっちが多いんだろう? 結構同じ位だったりしない?
  ----------------------------
POWER4でプロセッサ間(16-byte x 3 + 8-byte x 1@1/2core), I/O(4-byte x 1@1/3core)す。実帯域も同じ程度かと。。。

61 :MACオタ>54 さん:04/03/14 14:28 ID:kjclFd8B
>>54
POWER4わMCM内の他の3つのプロセッサのL3を統合して一つの128MBのL3キャッシュとして使うことが
できるす。同様にL3の先のメモリも扱えるので、大規模サーバー用のMCMパッケージチップに関してわ、
 12.8GB/s (100MHz DDR x 8ch) x 4 = 51.2 GB/s
というピーク性能を持つと考えた方が良いかと思うす。

62 :Socket774:04/03/14 18:57 ID:CzV/5wDm
>>61
MCM全体の話をしてる訳じゃないと思われ。
メモリ帯域はあくまでも、チップ当たり400MHz*16Byte=6.4GB/sだよ。
それに1つのチップがMCM全体のメモリ帯域を利用できる訳じゃないし。

63 :MACオタ>62 さん:04/03/14 19:27 ID:kjclFd8B
>>62
MCMの話わ、ともかくとして間違いに固執するのわ何故すかね?
http://www.mdronline.com/r/nartcl/2003/175102.htm
  ---------------------------
  The Power4 has an eight-issue superscalar core, 12.8GB/s of memory bandwidth, 1.5MB of L2 cache,
  and 128MB of external L3 cache.
  ---------------------------

64 :Socket774:04/03/14 20:01 ID:CzV/5wDm
>>63
ほうほう失礼。

HPのZX1000チップセットとMCMを比較すると、メモリ帯域のみに着目した場合、
POWER4+では、チップ当たり12.8GB/s(コア当たり6.4GB/s)
Itanium2では、2チップ当たり6.4GB/s(コア当たり3.2GB/s)
これがMadisonでは、デュアルコアだから、コア当たり1.6GB/sになるのかな?

65 :Socket774:04/03/14 20:05 ID:CzV/5wDm
>>64
MadisonじゃなくてMontecitoね。

66 :Socket774:04/03/15 11:50 ID:Jsj9zdd9
結局,メモリの技術革新があまりに遅すぎたため,
メモリコントローラを分離しておくメリットがなくなって
きた,……と。

67 :31:04/03/15 22:02 ID:KmYKYdWV
>>60 MACオタさん
>8チャンネルす。http://www-1.ibm.com/servers/eserver/pseries/hardware/whitepapers/power4_5.html
ごめんなさい、わからないや。Figure6を見ると、DRAMインターフェースは4B×8個で32Bの
ように見えるけど、これを8チャネルと言うの?言いたかったことはね、POWER4のような
サーバ用CPUは必要な最大メモリ容量が大きいので(例えば8チャネル必要)、CPU *直結*
できる程CPU側にPINを用意できないで、中間になんらかのバッファLSIが必要になるだろう、
と言うことだったの。8チャネル分のPINをCPU側に用意はできないでしょう。

FB-DIMMの技術ポイントは2点だと思っててね、
 @メモリコントローラ⇔Buffer間の転送速度をDRAMの転送速度より速くして
  メモリコントローラのPIN数が少なくて済むようにする。
 AFB-DIMMのデイジーチェインをやることで、スタブをなくしつつ、多スロット化を可能にする。
だと思うよ。単なるアンプだけじゃ意味ないと思うな。
PowerMAC G5 Technology and Performance Overview
http://www.apple.com/powermac/pdf/PowerMacG5_TO_111803.pdf
を見たけど、@orAみたいなことをやっているようには見えなかったけど、どっかに書いてあるの?

>POWER4でプロセッサ間(16-byte x 3 + 8-byte x 1@1/2core), I/O(4-byte x 1@1/3core)す。実帯域も同じ程度かと。。。
POWER4のCPU間バスは他のCPUに接続されているメモリ(リモートメモリって言うのかな?)を
アクセスする場合でも使うので、いわゆる『CPU間接続アクセス(SMPのキャッシュ同期
みたいな奴)』だけではないよね。集中型メモリコントローラのItanium2システムでは
リモートメモリとかの概念が無いので、話が全然違うと思うよ。

→スレ参加者   話がItanium2と関係無い方に進んでごめんなさい。

68 :31:04/03/15 22:04 ID:KmYKYdWV
>>66
FP→EDO→SDR(→RDRAM)→DDR→DDR2と来てはいるのですけどね。
分離しても副作用が無ければいいんだろうけど、いろいろデメリットがあって、むしろ
メモリコントローラをCPUに組み込む方がメリットが大きいから、Opteronはそっちに
進んだんだよね。

TukwilaではOpteron・Power5みたいに、SMPコントローラとメモリコントローラを入れた
ものになるんではないの。例の『3世代はバスを変えない』公約もTukwilaなら関係ないしね。

69 :MACオタ>31 さん:04/03/15 23:22 ID:7viwNy0W
>>67
  ------------------------------
  8チャネル分のPINをCPU側に用意はできないでしょう。
  ------------------------------
それを用意するのがサーバー用のチップす。POWER4 MCMわ電源やGNDを除いて5,200pin、POWER5 MCM
わL3を(MCM内に)内蔵しても4,500pinという化け物す。ただ、POWER4でも(外付け)メモリコントローラとメモリ
チップの間にわSMIチップと呼ばれるバッファが入っているという点でわご推察の通りす。

それからあなたの主張するFB-DIMMのポイントすけど、前者わメモリセル自体の速度が大きく変わらないのに
インターフェースの改善で転送速度のみを上げるというDRAMチップの進歩の歴史そのもので、何ら新鮮味わ
無いす。後者わ普通のFull-Buffering技術自体を単なる信号増幅だと勘違いしているす。
現物についてわこの辺が参考になるかと。。。http://www.saronix.com/pdf/applications/AW36.pdf
Power MacわDDR搭載のG4の時代からこの種のチップがマザーボード上に見受けられるす。

70 :MACオタ@補足:04/03/15 23:28 ID:7viwNy0W
少し話が戻ってPOWIER4のメモリチャンネル数の話すけど、図中の4-byteというのわ誤植す。4-byte x 8だと
公称の12.8GB/sに満たないし、1999年の時点でDDR400が存在する訳も無いすから。。。
更にローエンドサーバーのp650のドキュメント等を見ると、SMIチップとメモリの間わ8-byteの双方向バスで接続
されているす。p650わローエンドサーバーなんで4chしか無いすけど、ハイエンドサーバのp690でわこれが8ch
ある訳す。

71 :Socket774:04/03/16 03:42 ID:/BbCSON2
>>38
遅レスと思われるがTPC-Cベンチマークは大規模データベースを扱う
在庫管理とか銀行オンラインのような処理では信じて良い
ベンチマークと思われ  HPとIBMがTOPを目指して戦って
いるところを見ると特定メーカーに有利とかいうことは
ないと思われ
しかし異なった使用環境では必ずしもTPC-Cの性能がシステム
性能を現すとは限らないと思われ  例えばJAVAのベンチマーク
であるSPECjbb2000では以下のようになっていると思われ
http://www.spec.org/jbb2000/

72 :Socket774:04/03/16 03:43 ID:/BbCSON2
SPECjbb2000 TOP

1 Fujitsu PRIMEPOWER2500      SPARC64V/1.3GHz       112way   1420180
2 HP Integrity Superdome server   Itanium2/1.5GHz          64way   1008600
3 Fujitsu PRIMEPOWER2500      SPARC64V/1.3GHz        64way    835479
4 HP Superdome Server        PA-8700+/875MHz        64way    614358
5 Sun Fire 15K              UltraSPARC-VCu/1.05GHz  104way    602270
6 NEC NX7700 i9510          Itanium2/1.5GHz          32way    580536
7 HP Integrity Superdome server   Itanium2/1.5GHz          32way    574912
8 IBM eServer pSeries 690      POWER4+/1.7GHz          32way    553480
9 HP 9000 rp8420-32 Server     PA-8800/1GHz           32way    537968
10 Fujitsu PRIMEPOWER1500     SPARC64V/1.35GHz        32way    492683
11 Sun Fire 15K             UltraSPARC-VCu/1.05GHz    72way    433166
12 Fujitsu PRIMEPOWER2000     SPARC64GP/675MHz       64way    424206
13 Sun Fire E6900            UltraSPARC s400/1.2GHz     48way    421773
25 Unisys ES7000 Orion 230      XeonMP/2GHz           32way    234928

TPC-Cでは圧勝だったPOWER4+もこっちでは32way同士で比較してやや負けと思われ
富士通の国産CPUであるSPARC64Vが健闘していると思われ
新しいUltraSPARCWの結果が既にあるが48wayで13位とTOPクラスのCPUとは勝負になっていないと思われ
Sunのお家芸のはずのJAVAでこの成績ではもはや  UltraSPARC逝って良し  と思われ
Xeonは2GHzの結果しかないがこのクラスへの参戦は不可能と思われ 64bit化が待たれると思われ

73 :Socket774:04/03/16 03:44 ID:/BbCSON2
SPECjbb2000 4way

1 DELL PowerEdge 6600       Xeon MP/3GHz      4way   118031
2 HP Server rx5670          Itanium2/1.5GHz     4way   116466
4 *1 Nascom Series 400        Opteron848/2.2GHz   4way   113473
7 IBM eServer pSeries 655      POWER4+/1.7GHz    4way    96377
15 Fujitsu PRIMEPOWER450      SPARC64V/1.1GHz   4way    58212
17 HP AlphaServer ES45 68/1250  21264C/1.25GHz     4way    56191

*1 Atipa Technologies

4wayではXeon,Itanium2,Opteronがほとんど横一線 POWER4+は一歩遅れと思われ
Opteronのサーバベンダーが聞いたこともない会社なのが寂しいと思われ
残念ながら富士通SPARC64Vはここでは勝負になっていないと思われ
Where is UltraSPARC?


しかし 2ちゃんに桁を揃えた表を貼るのはめちゃめちゃ手間がかかると思われ
誰か良いツールを知っていたら紹介して欲しいと思われ

74 :31:04/03/16 07:20 ID:ia6KAxJ2
>>69 MACオタさん
『POWER4もPOWER5もCPUからDRAM直結ではなく中継LSIが間に入る』というのは同意して
くれたみたいで良かったな。

>後者わ普通のFull-Buffering技術自体を単なる信号増幅だと勘違いしているす。
教えてもらったPI3B4010の資料 http://www.pericom.com/pdf/datasheets/PI3B4010.pdf
見たけど、単なるswitchのようにしかみえなよね。自動的に方向を切り替える双方向AMP
だよね。確かにこれはこれで難しい技術だと思うけど(負荷側のキャパシタンスが
ドライブ側に見えないように双方向でAMPする技術があるって知らなかった。中身は
どういう回路なんだろうね)、@Aのような特長を持つFB-DIMMとは全然違う技術だと思うよ。
@は『DRAMチップの進歩の歴史そのもので、何ら新鮮味わ無いす』と言えばそうだけど、
結局システム側の技術(CPUのマイクロアーキテクチャとかじゃなく)って、これが基本だと
思うけどね。そういうレベルで言えばAのデイジーチェインだって新鮮味が無いよね。

IBMの誤植の件、教えてくれてありがとう。 POWER5ではこういう間違いしないでね。→IBM

75 :31:04/03/16 07:22 ID:ia6KAxJ2
>>71-73 面白いデータだね TPC-Cとは全然違うんだ 富士通が意外とがんばっているのがちょっとうれしいね

76 :MACオタ>31 さん:04/03/16 08:27 ID:JJahxFkx
>>74
  -----------------------------
  FB-DIMMとは全然違う技術だと思うよ。
  -----------------------------
くり返しになるすけど、FB-DIMM = Full-Bufferingじゃないす。Full-Buffringってのわアドレス配線のみに
バッファチップを入れるRegisteredに対して、データの配線もバッファするので"Full"なんすよ。

その理解の上で、FB-DIMMわDIMM側にコストを押し付ける安物マザボ向きの方法論というだけの話で、
そんなモノが規格化されるのを待たなくてもメモリバスのFull-Buffering機能を持つ回路をマザボに取り
入れることわ現状で可能だし、超高級なサーバーシステムどころかAppleごときでもとっくの昔にやってる。。。と

77 :31:04/03/16 09:25 ID:WEvsu1Kc
MACオタさんは>>60で、
>メモリのFull-BufferingわFB-DIMMで出てきた新技術じゃないす。サーバーどころか、
>その辺の電気屋で売ってるPower Macにすらオンボードに載ってるすよ。
と書いたので、FB-DIMMの技術はFull-Buffering技術の延長にある、ということを言って
るんだと思ってたよ。でも、FB-DIMM≠Full-Buffering技術で、MACオタさんの言う
Full-Buffering技術は、単なる双方向アンプ/セレクタっていうことなんだよね。
僕の考えでは、周波数もbit幅も変えないでアンプとセレクタを追加する技術である
PI3B4010の技術と、メモリコントローラ⇔DIMM間の転送速度を上げてLSIのPIN数や
ボード上の配線数を減らし、データもデイジーチェインで接続して転送速度を犠牲に
せずに(レイテンシは犠牲にして!)搭載DIMM数を増やすFB-DIMMの技術は全然違うものと
思うんだ。
でも、これが違う・違わない なんて言う不毛な議論は止めようね。細かく言えば
違うに決まってるし、メモリコントローラのLSIのPIN数を増やさずに搭載DIMM数を
増やす技術だと考えれば同じものだろうし、見方の違いだよね。

FACTを整理すると、以下のようになるのかな。
(a) PowerMAC G4にはPI3B4010みたいなDIMMを双方向でアンプ/セレクトする技術が使われている。
(b) Intelは将来のDIMMの形式として"安物マザボ向きの方法論"であるFB-DIMMを提案している。
(c) Power5でもDRAM直結は無理で、(a)か(b)かあるいは独立したLSIで中継するか(※1)の
  どれかの方法が使われる可能性がある。

※1 POWER4は>>60で紹介してくれたWhite PaperによるとSystem Memory Interface(SMI)って
  いうLSIで中継しているね。

PowerMAC G5はPI3B4010みたいなのを使うのは止めちゃったのかな?

78 :MACオタ>31 さん:04/03/16 12:57 ID:JJahxFkx
>>77
  -------------------------------
  PowerMAC G5はPI3B4010みたいなのを使うのは止めちゃったのかな?
  -------------------------------
残念ながら現物を見たことが無いすけど、当然載せてる筈す。そうでなければunbuffered PC3200で
チャンネルあたり4 DIMMというのわ不可能すから。
参考までにAppleと同じノースブリッジを使った(らしい)PPC970の評価版マザーボードのレイアウト
図があるすけど、左下のDIMMスロッ'群トの間に並ぶ正方形のチップが、この手のスイッチす。
http://www.970eval.com/images/075_top.jpg

79 :31:04/03/16 16:49 ID:FHFR2NbR
参考にFB-DIMMの資料のLINKを書いとくね。
http://www.memforum.org/tech/fb_dimm/
差動にしても 3.2/4.0/4.8Gb/sの転送っていうのはすごいね。設計は大変そうだけど、
1回作っちゃえば部品コスト自体は安くなりそうだから、結構良い技術と思うよ。

ところで技術論とは全然関係ないけど、ここにIntro Animationっていうのがあるんだけど
(内容的にはこのスレの参加者には特にどうってことない内容だと思うけど)、女声の英語の
ナレーションがとっても聞き易くて、自分の英語のヒヤリングがうまくなった感じがしたよ。

80 :Socket774:04/03/16 18:36 ID:r6qdcTV4
>>73
Xeon強ぇ〜
負の要素満載なのにこれでつか
ひたすら高クロック狙い漏れもまんせ〜したくなってきた

81 :Socket774:04/03/16 23:43 ID:KJOfsleH
>>80
このベンチは整数が強いx86系有利なだけに見える。
浮動小数点ベンチだと違うんじゃねーか?

82 :Socket774:04/03/17 00:42 ID:Po4gOQfX
>>80
Xeonは3GHz
Itanium2は1.5GHz
Opteronは2.2GHz
で、だいたい同じくらいのスコア。

Itanium2がボロクソに言われてても、ちゃんと性能は出てる。
しかも、たったの1.5GHzでだ。
もしTDPが許せば、もっとクロックは上がるだろう。

83 :Socket774:04/03/17 02:35 ID:55ev5yy2
>>82
すげーなintel、パイプライン6段か7段であんなに大量な実行ユニット持ってるのに
TDPの方が先に限界になるなんて。

84 :Socket774:04/03/17 18:17 ID:VhVzLTYp
>>81
x86系というよりコンシューマ向け共通コアはFP性能そこそこで
浮いたトランジスタを整数性能ageに突っこむ方針でいってるような

HPC市場もあるからFP/INTは
Itanium+(ハイエンドRISC)>>>>>Opteron>Xeonだし

こんなのもできるらしいけど
http://pc.watch.impress.co.jp/docs/2003/1226/kaigai054.htm

85 :Socket774:04/03/18 00:54 ID:cCiEZIbw
>>83
IPFはいまのところ省電力設計にはあまり力を入れてないからね。
最近はサーバでも低発熱・省スペースが求められるから、
今後は省電力にも重点を置いて設計してくるかと。モバイルItaniumの話もあるし。

86 :31:04/03/18 02:02 ID:4DPCTV7m
>>82
Itanium2はパイプラインを再設計しないとクロックは大して上がらないじゃないかな。
CPUのパイプラインがどのくらいのクロックを目標に設計されているかは、外からはわかり
にくい(Pentium4とAthlonみたいに同じ命令セットアーキテクチャなら比べ易い)けど、
違うアーキテクチャでもfp演算のレイテンシを見るとだいたいの想像はつくよ。
(fp演算でやるべきことはアーキテクチャとは関係なくIEEE規格で規定されているからね)

POWER4+       1.9GHz   fmaレイテンシ:6cyc   fma実行時間:3158ps
Itanium2        1.5GHz   fmaレイテンシ:4cyc   fma実行時間:2667ps
Pentium4(NWコア)  3.4GHz   fmulレイテンシ:6cyc   fmul実行時間:1765ps
                     faddレイテンシ:4cyc   fadd実行時間:1176ps
                  推定fmaレイテンシ:8cyc   fma実行時間:2353ps

IA-32にはfma演算(A*B+C)が無いのでfmulとfaddしか資料にはないだけど、fmaで合計10cycには
ならなくて、同時に演算すると2cycくらいは減って8cycくらいにはなるんじゃないかと思うよ。
こうやって見ると、Itanium2のfma実行時間とPentium4の推定fma実行時間は13%しか違わないから、
130nmテクノロジでは後10数%しかクロックは上がりそうにない、というのがわかるよね。
当然、fp演算だけが他の部分とはとは違ったパイプライン設計とは思えないから、CPUの他の部分も
だいたい似たような性能 "130nmテクノロジで1ステージあたり670ps" で設計されているはずだよ。
今年出ると言われているMadison9Mのクロックは、だから1.5GHz*1.13=1.7GHzくらいになるんじゃ
ないかな。いくらTDPを増やしてもこの辺が130nmのItanium2の限界だと思うよ。

もちろん、パイプラインを再設計してレイテンシを延ばせばクロックは上がるだろうけど、
そうしたら命令スケジューリングが変わっちゃうから、性能を上げる必要のあるプログラムは
再コンパイルする必要があるよ。そうしたら、もうItanium『3』だよね。
このあたりが静的スケジューリングCPUの苦しいところで、動的スケジューリングがあれば、
こういう制約はもっと緩くなるからいいよね。

87 :Socket774:04/03/18 08:05 ID:BHBWHB+0


   ,,v‐v-/l_  (⌒)
  _「/ ̄  く   /
  lYノノ/_ノl_ヽ))
  <イ( l l )l>  / ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄
 <|)'|l、"(フノ|l  <  31はもっと短くレスすべきだと思います!
  ,(ヨリ<>o<>リ']  \_________________
  |ト‐!]-ム- i']l
  ヽ_ノv__l/ /
.  ノ[//‐─‐/_/、
 ( /E|,   (フlヨ \
 ,-| El___lヨ /
└-\`^^^^^^´/

88 :Socket774:04/03/18 09:21 ID:TxoFJUyQ
>>86
Madison 9Mは1.7GHzなのは既に明らかにされているが
詳しいのか詳しくないのかよくわからない人だな

89 :82:04/03/18 19:22 ID:TZYn2p4T
>>86
非常にわかりやすい。
TDP 130Wの制限でクロックが頭打ちだというのは、間違った説を信じてたんだ。

初代Itaniumが、なかなかクロックが上がらずに苦戦してたが、
733MHz品と800MHz品で、TDPが同じなのは、
TDPとクロックに関連が薄いってことだったのか。

実際にオーバークロックさせてみたら、ぜんぜん上がらなかったです。

90 :MACオタ>31 さん:04/03/18 20:38 ID:XdPcskMi
>>86
  ----------------------------
  POWER4+       1.9GHz   fmaレイテンシ:6cyc   fma実行時間:3158ps
  ----------------------------
同じFPUパイプラインでPPC970わ2GHzすから、POWER4のステージあたりの遅れ
が多めに見えるのわ、高信頼性を要求されるサーバーチップゆえの余裕分だと
思われるす。

91 :Socket774:04/03/18 23:10 ID:cCiEZIbw
>>86
ちょっとその推測には無理があるかと。
そもそも専用のハードで積和を処理できるIPFと異なる実行ユニットにわけて
実行するPen4とを同列に比較するのはおかしい。
また、全く同じ演算を実行する演算器でも、内部の実装方式の違いによって相当な
バリエーションがある。単純にサイクル数*周波数で比較しても正確な判断はできないかと。

IPFは、ターゲットがミドル〜ハイエンドサーバなのである程度
動作クロックや電圧のマージンも余裕をもって設定しているだろうし、
総生産量が少ないので、高クロック動作品の絶対量をPen4などに比べて確保しにくい事情もある。
だから、デスクトップ品と同列に比較するのも厳密さを欠く。
Pen4並の生産量と無理な高クロック動作させてもいいんなら、少なくとも1.7GHzは越えられると思うよ。

個人的には現行ItaniumがTDPに頭を押さえられてるのは事実だとおもう。
ただ、それでも2GHzまではいかないかな。

92 :Socket774:04/03/19 15:29 ID:FuPLFr20
HP zx2000がヤフオクに出てますよ。
http://page3.auctions.yahoo.co.jp/jp/auction/c55316053

あと7時間。いまのところ65000円で、最低落札価格に到達してない。
30000円とか56000円で入札してる人は、買う気ないんだろうなー。

93 :Socket774:04/03/19 16:45 ID:vXt4AOQP
いくらぐらいなんだろう。30万ぐらいが最落価格?

94 :Socket774:04/03/19 17:10 ID:FuPLFr20
前にzx2000が出た時(ラックマウントじゃなくてデスクトップ筐体)は、
入札者ほとんどいなくて、24万くらいで、あっさり落札されてたような。
しかも、それは新品同様だったわけで、今回のは15万くらいが適正価格かも。

95 :Socket774:04/03/19 22:11 ID:RWh9iPAe
某Itaniumユーザーが・・・





ハァハァ

96 :Socket774:04/03/20 01:57 ID:SUMrf1c3
サン、AMDと提携後のx86市場戦略を公表「Itaniumを選択する理由はなくなる」
http://enterprise.watch.impress.co.jp/cda/topic/2004/03/19/1711.html

サン・マイクロシステムズ株式会社(以下、サン)は3月18日、AMDと提携後のx86市場における戦略の説明会を開き、
8Way以下のミドルレンジからローエンドのサーバー市場向けにOpteronを搭載した新機種を投入していく意向を明らかにした。

サンの山本恭典氏は 「サーバーCPUの選択肢が増える中、ISVなどのメインユーザーがわざわざItaniumを選択する理由はなくなる」
と述べ、ライバルをけん制した。

97 :Socket774:04/03/20 02:21 ID:PSeWgeb7
自分とこのSPARCはどうなるんだろうねw

98 :Socket774:04/03/20 11:23 ID:4bN2NlmH
>>97
同じ事を思った。
他人の心配より、自分の心配しろ!w

99 :Socket774:04/03/20 12:25 ID:Xv7kIpBr
SPARCにはSolarisっていうそれに最適化されたOSがあるけど、
Itaniumにはまだない。っていう考えなんじゃないかな。
WindowsにしたってItanium向けのやつは実績が全然ないし。

100 :Rock on Tapes:04/03/20 13:18 ID:J1op8sPe
>>90
自社製品がピンチだから他社製品叩くんだろ。
まるで2番手の言いぐさですな。Itaniumの最大の敵はもはやSunではなくなりつつある。

101 :Socket774:04/03/20 13:46 ID:4bN2NlmH
>>99
文脈で判断する限り性能でしょう。Opteron と Itanium は、対等に張り合う事が
出来る良いライバルからね。そうすると…

102 :Socket774:04/03/20 17:50 ID:jOavUWEy
正直、Windowsってそんなに必要なんかな?
LinuxやUnixで良いんでないかな。
特にハイエンドだと普通Windowsなんか選ばんよね。

103 :Socket774:04/03/20 20:53 ID:QcueNGhR
Windowsは複雑過ぎるから使いこなせる管理者が
なかなかいない、というイメージがある。
しかもMSのWindowsに対する基本的スタンスが
熟練した管理者がいなくても扱える製品、という
構えなので、管理者が育ち難いような気も。
資格だけ取らせても、そんなのごく僅かな定型処理
にしか使えなかったりもするし。

ItaniumにはHP-UXもあるし板違いだな。sage

104 :Socket774:04/03/20 21:57 ID:eKyOh8UB
サーバとクライアントで、同じハードが使える、っていうのが大きいな>Windows
ドライバの品質が、サーバレベルなのか、クライアントレベルなのかは、はっきりしないけど。
普段使うデスクトップ環境も、サーバ版のWindowsにできるから、馴染みやすいのもある。

105 :Socket774:04/03/21 17:04 ID:tBuxODd4
kabu.comのItanium 64wayマシンってWindowsだよね?64じゃハイエンドとは言えないけど。
まああそこは前回のXeon+MS SQLServerを引き継がなきゃいけないから、それ以外の
選択肢がなかったのかもしれないけど

106 :Socket774:04/03/21 17:17 ID:sUyfPA3x
カブドットコムは、全面的にWindows採用してるね。
Itanium2は、スケールアップの道がある、ってことを用意してるだけで、役割十分だと思う。

負荷が高くなったときに、スケールアウトしか道が無いと、開発工数かかるわけで。

107 :Socket774:04/03/21 18:42 ID:126C2Iy2
windows update の度に再起動が必要な鯖なんて要らない

108 :Socket774:04/03/21 19:07 ID:Zt8jGwNf
Windowsがハイエンドで敬遠される理由って
ハイエンドでの歴史と経験が未熟で、
そこから生じる信頼度が低いからだと思うんだけど。
後は、ミドルウェアーに問題があるとか。
これは、Intelにも当てはまるが・・・

109 :Socket774:04/03/21 22:10 ID:sUyfPA3x
Windowsで何度もリブートする奴は、unixでもリブートするだろ。
一番レベルの低い管理者に合わせて、リブートが必要っていう表示をしてるだけで、
実際には関連するサービスの再起動で済む場合が多い。

まぁ、ファイルをオープンしてるプロセスがいて、
再起動時にコピーするように仕組まれてたら、再起動するしかないんだけど・・・。
どのみち、ノンストップではないことは、Windowsもunixも変わりない。

110 :Socket774:04/03/22 02:22 ID:p1L9hJ/1
DARPAのGrand ChallengeでCarnegie Mellonの
Sandstorm(Itanium2搭載車)が優勝したね。
おめでとうw

50 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)